올 하반기부터 18A 공정 양산 돌입
"미국에서 생산되는 최첨단 노드" 
패키징 등 독자 기술력으로 승부

인텔이 2나노급으로 분류되는 18A(1.8나노급) 공정으로 마이크로소프트(MS)와 대규모 반도체 위탁생산(파운드리) 계약을 체결한 데 이어 엔비디아, 구글과도 논의를 진행 중인 것으로 알려졌다. 이번 계약이 성사될 경우 새로 선임된 립부 탄 최고경영자(CEO) 체제에서 도약의 계기를 다지는 동시에 TSMC, 삼성전자가 경쟁 중인 최첨단 파운드리 경쟁에서 존재감을 드러낼 것으로 관측된다.

'1나노대는 비현실적' 비판에도 자신감 보여

8일 주요 외신과 업계에 따르면 인텔의 18A 공정 칩이 현재 리스크 프로덕션(소량 생산) 단계에 있으며 올 하반기부터 안정적인 양산 체제에 돌입할 것으로 예상된다. 그동안 업계에서는 1나노대가 비현실적이라는 분석을 내놨지만, 인텔은 자신이 있다는 의지를 수차례 피력해 왔다. 지난달 나가 찬드라세카란 인텔 글로벌 최고운영책임자(COO)는 “18A는 미국에서 개발된 노드 중 가장 진보된 기술”이라며 “현재 의미 있는 진전을 이루고 있으며 연내 대량 생산을 개시해 고객에게 서비스를 제공할 수 있을 것으로 확신한다”고 강조했다.

인텔은 지난 해 이후 반도체 생산시설 신규투자로 인한 적자를 감수하며 18A 공정에 명운을 걸고 투자 중이다. 한때는 TSMC와의 합작법인(JV) 설립에 대한 루머가 나왔으나 독자 노선의 길을 가는 것으로 보인다. 지난달 미국 디인포메이션은 "인텔과 TSMC가 미국 내 반도체 생산시설을 공동 운영할 JV 설립을 위한 잠정 합의에 도달했다"고 보도했다. 당시 디인포메이션은 "TSMC가 JV 지분 20%를 확보하고 직접적인 자본 투자 대신 제조 기술과 노하우를 인텔에 제공하는 안이 유력하다"며 "백악관과 상무부가 상당한 영향력을 행사했다"고 설명했다.

외신에 따르면 미국 정부는 2월 중순 TSMC 경영진과 회동에서 미국 내 첨단 반도체 패키징 시설 구축, 인텔 파운드리 사업에 공동 투자와 기술 이전, 인텔에 현지 생산 물량 패키징 위탁 등 3가지 방안을 제시했다. 하지만  TSMC는 지난 주 실적 발표에서 "반도체 JV 투자에 대해 어떤 논의도 진행하지 않고 있다"고 두달 간 이어진 루머를 전면 부정했다. 이는 이미 어느 정도 예견된 상황이었다. 반도체 업계 전문가들은 두 기업의 경영 방식, 인력 구성, 기술 로드맵 계획 등 기본적인 요소들이 너무나 상이해 통합이 쉽지 않을 것이라는 분석을 내놓은 바 있다.

TSMC , 2나노 공정에서 이미 높은 수율 확보

인텔과의 합작 대신 미국 생산시설 확장을 택한 TSMC는 경쟁사와의 기술 격차를 더욱 벌리고 있다. 대만 공상시보 등 현지 언론에 따르면 올해 하반기 양산을 앞둔 TSMC의 2nm 미세공정 파운드리 수율이 이미 3nm 반도체 생산 직전보다 높은 수준을 기록했다. TSMC 2nm 공정은 이미 애플과 엔비디아, AMD와 퀄컴, 브로드컴과 미디어텍 등 다수의 대형 고객사를 확보한 것으로 파악된다. 이들은 모두 TSMC의 3nm 미세공정 파운드리를 활용했는데 차기 제품에 적용되는 반도체 생산 기술에도 굳건한 신뢰를 보이고 있는 셈이다.

공상시보는 하반기 양산을 준비중인 2nm 반도체 웨이퍼의 면적당 평균 결함 수가 이미 5nm와 유사한 수준까지 올라왔고 3nm 생산 직전 단계보다 높아졌다고 보도했다. 웨이퍼 면적당 평균 결함 수는 파운드리 수율을 측정하는 기준 가운데 하나다. 이는 생산성과 원가 경쟁력에 중요한 요소로 꼽힌다. 2nm 수율이 이전에 큰 성공을 거뒀던 3나노 파운드리 초기 단계보다 높아졌다는 것은 TSMC 실적에 기여하는 효과도 더 빠르게 가시화될 수 있다는 의미로 해석된다.

TSMC의 2nm 파운드리 수율 향상은 게이트올어라운드(GAA) 기술을 처음 적용하는 공정이라는 점에서 더욱 주목할 만한 성과로 평가받는다. 경쟁사인 삼성전자는 이미 3nm 공정부터 반도체 성능 및 전력효율을 높일 수 있는 GAA 기술을 활용했는데 이는 수율 부진의 원인 가운데 하나로 추정되기 때문이다. TSMC는 올해 4분기까지 대만 신주 공장에서 2nm 반도체 웨이퍼(반도체 원판) 기준 월 3만 장, 내년 1분기까지 가오슝 공장에서도 월 3만 장의 생산 능력을 갖추겠다는 목표를 두고 있다.

인텔 강한 패키징 기술, 파운드리 경쟁력에 관건

인텔의 강점은 패키징 기술이다. 시장 분석가들은 패키징 기술력이 인텔의 파운드리 경쟁력 확보에 결정적 역할을 할 것으로 본다. J. 골드 어소시에이츠의 잭 골드 분석가는 "인텔은 이미 패키징 분야에서 앞서 있다"며 "패키징 기술을 계속 활용한다면 인텔에 좋은 기회가 될 것"이라고 분석했다. 골드 분석가는 2000달러(약 280만 원)짜리 칩 비용의 절반가량이 패키징 때문에 발생한다고 추정하며, 패키징 기술의 독창성이 칩 공정 노드 설계보다 "더 중요하다"고 강조했다.

나비드 샤리아리 인텔 파운드리 수석 부사장도 "패키징 우수성은 앞으로 10년에서 15년간 인텔과 고객, 그리고 산업 전체에 걸쳐 과거 10년보다 훨씬 더 중요해질 것"이라며 "우리는 가장 완벽한 고급 패키징과 관련 공정, 백엔드 테스트 제품군을 가졌으며, 고객이 선택하는 최고의 OSAT(외주 반도체 패키지 테스트) 업체가 되기를 원한다"고 강조했다. 그러면서 "인텔은 다이 테스팅, 수율 개선 지원, 조립 및 테스트 역량을 갖췄다"며 "패키지 설계부터 시뮬레이션 모델링까지 고객의 모든 요구 사항을 지원할 준비가 돼있다"고 덧붙였다.

하지만 인텔의 '패키징 선도 기업' 주장에 신중론도 나온다. 가트너의 가우라브 굽타 분석가는 "선도 기업이라는 것은 매우 주관적"이라며 "인텔은 기술과 제품을 가졌지만, TSMC는 훨씬 더 높은 고객 확보율을 가지고 있다"고 지적했다. 그는 "인텔은 TSMC와 경쟁하고 잠재 고객에게 다양한 선택지를 보여주려고 고급 패키징 분야에서 더 많은 제품을 내놓으며 공격적으로 나선다"고 평가했다. 다만 굽타 분석가는 인텔이 자사 실리콘을 쓰지 않는 고객에게도 패키징 기술을 개방하는 점은 긍정적으로 봤다.